Bonjour à tous !
En décortiquant le fichier 'main' modifié pour ma carte (BlendMicro) je me suis arreté sur cette fonction :
************************************
1 #if defined(BLEND_MICRO_8MHZ)
2 // As the F_CPU = 8000000UL, the USB core make the PLLCSR = 0x02
3 // But the external xtal is 16000000Hz, so correct it here.
4 PLLCSR |= 0x10; // Need 16 MHz xtal
5 while (!(PLLCSR & (1<<PLOCK))); // wait for lock pll
************************************
L'octet PLLCSR se decompose comme ça
7 6 5 4 3 2 1 0
0 0 0 ? 0 0 ? ?
4 = PINDIV ( PLL input prescaler ) divise la frequence par 2 si TRUE
1 = PLLE ( PLL Enable ) start si TRUE
0 = PLOCK ( PLL Lock to reference clock ) lock si TRUE
le BIT 0 est le seul des trois à etre en READ ONLY
Donc si je comprends bien ( et c'est ma premiere question < Logique ) :
Ligne 5 : PLLCSR est egal à 0 0 0 1 . 0 0 1 0 tant que le pointeur du bit 0 n'est pas poussé à TRUE ?
et si oui ( ma deuxieme question < Physique ) :
Quelle est la cinematique de validation du bit , autrement dit comment les deux horloges se synchronisent-elles ?
Merci !
