[SOLVED] X-Tal Divider

Nehmen wir mal an da ist eine Schaltung in der ein Teilnehmer mit 25Mhz und einer mit 5Mhz getaktet werden soll.

Gibt es eine Möglichkeit den Takt des 25Mhz Quarzes für den zweiten so zu teilen/verringern das er nur ca. 5Mhz abbekommt ?

Wenn in der Schaltung ein Atmega Kontroller laufen würde, könntest du doch mit dem Takt von 25 MHz und dem Timer 0 und Timer 1 die 5 MHz erzeugen. Gutes Tool: http://www.et06.dk/atmega_timers/

Ansonsten müsste man sich mal genau anschauen, wie das die 32 Bit Kontroller von Atmel mit der PLL Unit machen. Dort wird der Takt geteilt und multipliziert. http://www.atmel.com/Images/doc32072.pdf Seite 42 - 44

Eine andere Möglichkeit wäre beide Takte, die 25 MHz und 5 MHz, von einem CPLD oder einem FPGA generieren zu lassen. Dieser würde mit einem Grundtakt von ca. 50 MHz laufen, oder beliebig schneller und kann dann die beiden anderen Taktraten erzeugen. Die Programmierung erfolgt in VHDL z.B. mit Xilinx ISE Webpack

Mehr Möglichkeiten fallen mir gerade so nicht ein.

Einfach durch 5 Teilen geht nicht, da dadurch nicht eine symetrisches Taktverhältnis rauskommt.

Der einzige Weg ist eine PLL-Schaltung.

2 Oszillatoren verwenden ist der einfachste und am weinigsten aufwendige Weg.

Grüße Uwe

Währe da was mit einem Johnson Counter zu machen ?

Ist das eigentlich eine akademische Frage oder eine für ein konkretes Projekt?
Grüße Uwe

Konkret. Benutze mittlerweilen einen Johnson Counter auf Basis eines 74HC174.